| 发明名称 | 逐位进位加法器 | ||
| 摘要 | 逐位进位加法器具有：四个求和输入端，用于接收有效性为w的要进行求和的四个输入比特；三个进位输入端，用于接收有效性为w的三个输入进位比特；总和输出端，用于输出有效性为w的输出总和比特；以及三个进位输出端，用于输出有效性为2w的三个输出进位比特。 | ||
| 申请公布号 | CN100549940C | 申请公布日期 | 2009.10.14 |
| 申请号 | CN200610067885.2 | 申请日期 | 2006.03.14 |
| 申请人 | 印芬龙科技股份有限公司 | 发明人 | 若埃尔·哈彻;温弗里德·坎普 |
| 分类号 | G06F7/60(2006.01)I | 主分类号 | G06F7/60(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
| 主权项 | 1.一种加法装置，包括至少一个逐位进位加法器(1)，所述逐位进位加法器(1)具有：a)四个求和输入端(2、3、4、5)，用于接收有效性为w的要进行求和的四个输入比特(A、B、C、N)；b)三个进位输入端(6、7、8)，用于接收有效性为w的三个输入进位比特(C0IN、C1IN、C2IN)；c)总和输出端，用于输出有效性为w的输出总和比特(S)；以及d)三个进位输出端(10、11、12)，用于输出有效性为2w的三个输出进位比特(C0OUT、C1OUT、C2OUT)。 | ||
| 地址 | 德国慕尼黑 | ||