FIFO控制电路及控制方法

摘要

本发明公开了一种FIFO控制电路和一种FIFO控制方法。本发明允许每次写入FIFO的数据长度不同，并直接根据每次写入FIFO的数据长度来计算下一次写入的写地址；由于每次写入FIFO的数据长度可能不同，从而无法预先获知每次写入数据的长度，因此，本发明在FIFO控制电路中增加了读数据调整单元，如果FIFO中存储的数据不足以一次读取，则读数据调整单元降低读取数据单位长度，并输出至读地址单元，由读地址单元根据读数据调整单元输出的读取数据单位长度来计算下一次读取的读地址，以保证能够将FIFO中存储的数据读空。

主权项

1、一种先进先出存储器FIFO控制电路，包括：连接至所述先进先出存储器FIFO的写地址单元和读地址单元，其特征在于，该控制电路还包括：读数据调整单元，其中，所述读数据调整单元在所述先进先出存储器FIFO中存储的数据不足以一次读取时，降低读取数据单位长度，并将降低后的读取数据单位长度输出至所述读地址单元；所述写地址单元，将当前要写入至所述先进先出存储器FIFO的数据长度、以及当前要写入的写地址累加，得到下一次要写入的写地址并输出给所述先进先出存储器FIFO；所述读地址单元，将接收到的读取数据单位长度、以及当前要读取的读地址累加，得到下一次要读取的读地址并输出给所述先进先出存储器FIFO。