| 发明名称 | 真随机数发生器 | ||
| 摘要 | 真随机数发生器，属于随机数发生器技术领域。其特征在于包括由一组反相器首尾相连组成的环形振荡器、由一组反相器串联组成的延迟链、由一组触发器组成的触发器组，环形振荡器输出端与延迟链输入端连接，延迟链中各反相器的输出与触发器组中对应触发器输入端连接，触发器组中各触发器均与采样时钟电路连接，触发器组中各触发器的输出连接到异或运算器输入端，异或运算器进行异或运算得到最终的比特输出。上述真随机数发生器，通过延迟链各级输出同时采样以增加输出序列的随机性，产生的数据在进行后处理前就有良好的统计特性，而且随机性与采样频率以没有明显联系。 | ||
| 申请公布号 | CN201327636Y | 申请公布日期 | 2009.10.14 |
| 申请号 | CN200820166534.1 | 申请日期 | 2008.10.27 |
| 申请人 | 张润捷 | 发明人 | 张润捷 |
| 分类号 | G06F7/58(2006.01)I | 主分类号 | G06F7/58(2006.01)I |
| 代理机构 | 杭州浙科专利事务所 | 代理人 | 吴秉中 |
| 主权项 | 1、真随机数发生器，其特征在于包括由一组反相器首尾相连组成的环形振荡器(1)、由一组反相器串联组成的延迟链(2)、由一组触发器组成的触发器组(4)，环形振荡器(1)输出端与延迟链(2)输入端连接，延迟链(2)中各反相器的输出与触发器组(4)中对应触发器输入端连接，触发器组(4)中各触发器均与采样时钟电路(3)连接，触发器组(4)中各触发器的输出连接到异或运算器(5)输入端，异或运算器(5)进行异或运算得到最终的比特输出。 | ||
| 地址 | 310027浙江省杭州市西湖区浙大路38号浙江大学玉泉校区32舍321室 | ||