| 发明名称 | ∑-△调制器电路之加法电路 | ||
| 摘要 | 将切换电容∑-Δ调制器电路之输入信号前馈至该∑-Δ调制器电路之量化电路(50)之信号输入处之总和点或节点系需信号(V<sub>1</sub>，V<sub>2</sub>)进一步相加。为此目的，加法电路包含储存电容器(21，22)及切换装置(11，12)，该储存电容器系于第一时钟相位期间经由将被相加之电压信号(V<sub>1</sub>，V)来充电。在第二时钟相位期间，该储存电容器(21，22)系被并联而产生电荷<sub>2</sub>均衡。电荷均衡后，跨越该被并联储存电容器(21，22)之电压降系等于除比例因子外之将被添加信号(V<sub>1</sub>，V<sub>2</sub>)之总和。 | ||
| 申请公布号 | CN100549939C | 申请公布日期 | 2009.10.14 |
| 申请号 | CN200410078498.X | 申请日期 | 2004.09.10 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | R·加格;M·恩维斯;A·维斯鲍尔 |
| 分类号 | G06F7/50(2006.01)I;H03M3/02(2006.01)I | 主分类号 | G06F7/50(2006.01)I |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;张志醒 |
| 主权项 | 1.用于添加将被添加的第一信号至将被添加的进一步信号的加法电路，其中该加法电路包含一第一储存电容器，至少一进一步储存电容器，及切换装置，其中相应的储存电容器用于各将被添加的信号，其中该加法电路是以第一时钟相位期间，各个将被添加的信号藉由充电各个相应的储存电容器而被储存于各个相应的储存电容器中，且其中第二时钟相位期间，各个储存电容器藉由该切换装置被并联，因此各个储存电容器间将发生电荷均衡，结果电荷均衡后，跨越该被并联的各个储存电容器的电压降是形成该加法电路的输出信号的方式来配置。 | ||
| 地址 | 德国慕尼黑 | ||