| 发明名称 | 延迟锁相环电路和显示装置 | ||
| 摘要 | 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。 | ||
| 申请公布号 | CN101547007A | 申请公布日期 | 2009.09.30 |
| 申请号 | CN200910129892.4 | 申请日期 | 2009.03.30 |
| 申请人 | 索尼株式会社 | 发明人 | 水桥比吕志;千田满;小出元 |
| 分类号 | H03L7/089(2006.01)I;H03K5/14(2006.01)I;G09G3/20(2006.01)I | 主分类号 | H03L7/089(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 黄小临 |
| 主权项 | 1. 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。 | ||
| 地址 | 日本东京都 | ||