发明名称 |
半导体存储器 |
摘要 |
本发明公开了一种半导体存储器,在该半导体存储器中,能以节省空间的方式来恢复在写入数据时由于耦合电容所引起的位线电势的降低,而不会增加读取时的负载。选择电路响应于选择信号而选择互补位线,并且将所选择的互补位线连接到写入数据总线或者读取数据总线。当写入数据时,电压提升电路部分基于将被写入的数据而选择出互补位线对中的一条位线所连接的读取数据总线,并提高所选择的读取数据总线的电势,其中被选出的那条位线位于与电势被降低的位线相对的位置上。这样一来,就可以恢复由于位线之间的耦合电容的影响而被降低的电势电平。 |
申请公布号 |
CN100545945C |
申请公布日期 |
2009.09.30 |
申请号 |
CN200510053886.7 |
申请日期 |
2005.03.14 |
申请人 |
富士通微电子株式会社 |
发明人 |
儿玉刚 |
分类号 |
G11C11/419(2006.01)I;G11C7/00(2006.01)I |
主分类号 |
G11C11/419(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种具有多个存储单元的半导体存储器,所述多个存储单元像矩阵一样被排列在行和列的方向上,并且被连接在互补位线之间,所述存储器包括:选择电路,用于响应于选择信号来选择互补位线,并将所选择的互补位线连接到写入数据总线或者读取数据总线;以及电压提升电路部分,用于在写入数据时,基于将被写入的数据而选择出所述互补位线对中的一条位线所连接的读取数据总线,并提高所选择的读取数据总线的电势,其中被选出的那条位线位于与电势被降低的位线相对的位置上。 |
地址 |
日本东京都 |