发明名称 |
半导体器件及叠置封装的制造方法 |
摘要 |
本发明公开了一种叠置封装及其制造方法,该叠置封装包括:具有电路图案的基板;叠置在所述基板上的至少两个半导体芯片,所述半导体芯片具有多个贯穿通路互连插塞以及包围各个贯穿通路互连插塞的多个保护环,并通过所述贯穿通路互连插塞的介质彼此连接;用于模制包括所述叠置的半导体芯片的基板的上表面的模制材料;以及安装到所述基板下表面的焊料球。 |
申请公布号 |
CN100541788C |
申请公布日期 |
2009.09.16 |
申请号 |
CN200710005891.X |
申请日期 |
2007.02.28 |
申请人 |
海力士半导体有限公司 |
发明人 |
金圣敏;徐敏硕 |
分类号 |
H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L25/18(2006.01)I;H01L23/488(2006.01)I;H01L21/50(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L25/00(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种半导体器件,包括:平坦的基板,所述基板具有上表面和下表面;在所述基板的上表面上叠置的至少两个半导体芯片,所述半导体芯片中的至少一个具有贯穿通路互连插塞和包围所述贯穿通路互连插塞的保护环;所述半导体芯片通过所述贯穿通路互连插塞彼此电耦合;包覆所述叠置的半导体芯片和所述基板的至少一部分的上模制材料;以及安装到所述基板的下表面的焊料球。 |
地址 |
韩国京畿道 |