发明名称 使用通路和重配线的层叠封装
摘要 一种层叠封装包括:印刷电路板;至少两个半导体芯片,以面向下的方式层叠在印刷电路板上,每个半导体芯片具有形成于其上表面并连接到接合焊垫的第一重配线、形成为贯穿该半导体芯片且连接到第一重配线的硅通路、和形成于该半导体芯片的下表面并连接到该硅通路的第二重配线;第一和第二焊球,夹置于彼此相对的第一和第二重配线之间以及最下面的半导体芯片的第一重配线和印刷电路板的电极端子之间;成型材料,用于成型包括该层叠半导体芯片的印刷电路板的上表面;以及第三焊球,附着在该印刷电路板的下表面的焊球盘上,作为安装装置。
申请公布号 CN100541789C 申请公布日期 2009.09.16
申请号 CN200710087783.1 申请日期 2007.03.19
申请人 海力士半导体有限公司 发明人 李升铉;徐敏硕
分类号 H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/48(2006.01)I 主分类号 H01L25/00(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1.一种层叠封装,包括:印刷电路板,形成有电路图形,且具有位于其上表面上的电极端子以及位于其下表面上的焊球盘;至少两个半导体芯片,以面向下的方式层叠在所述印刷电路板上,每个半导体芯片具有形成于所述半导体芯片的上表面并连接到接合焊垫的第一重配线、形成为贯穿所述半导体芯片且连接到所述第一重配线的硅通孔、以及形成于与所述上表面相反的下表面并连接到所述硅通孔的第二重配线;第一焊球,夹置于彼此相对的所述层叠半导体芯片的所述第一和第二重配线之间,由此在其间形成电学和物理连接;第二焊球,夹置于所述层叠半导体芯片最下面的半导体芯片的所述第一重配线和所述印刷电路板的所述电极端子之间,由此在其间形成电学和物理连接;成型材料,用于成型包括所述层叠半导体芯片的所述印刷电路板的上表面;以及第三焊球,附着在所述印刷电路板的下表面的所述焊球盘上,作为安装装置,其中所述接合焊垫形成在所述半导体芯片的上表面,而与所述硅通孔的尺寸和位置无关。
地址 韩国京畿道