像素电路及显示装置

摘要

电光元件(ELD)连接在第一电源布线(Vcom)和驱动晶体管(21)的第二导通端子(D)之间，驱动晶体管(21)的第一导通端子(S)与第二电源布线(Vp)连接，驱动晶体管(21)的第二导通端子(D)通过第一开关用晶体管(22)与该驱动晶体管(21)的控制端子(G)连接，第一开关用晶体管(22)的控制端子(G)与控制布线(Wi)连接，驱动晶体管(21)的控制端子(G)通过第一电容(C1)与结点(K)连接，结点(K)通过第二开关用晶体管(23)与数据线(Sj)连接，第二开关用晶体管(23)的控制端子(G)与扫描线(Gi)连接，结点(K)通过第二电容(C2)与第三电源布线(Vref)连接。利用上述结构，可实现能自由设定对驱动用TFT(21)的阈值电压进行补偿的期间、且能力图减小功耗的像素电路(Aij20)。

主权项

1. 一种像素电路，具有对应于扫描线和数据线的各交叉点而配置的电流驱动型的电光元件，并通过所述数据线写入与所述电光元件的驱动电流对应的显示信号，其特征在于，在连接第一电源布线和第二电源布线的第一路径上，串联连接有根据所述显示信号来决定流过第一路径的电流的驱动晶体管和所述电光元件，在所述驱动晶体管的栅极端子和漏极端子之间具有第一开关元件，第一电容和第二开关元件依次串联连接在所述驱动晶体管的栅极端子和所述数据线之间，而且所述驱动晶体管的栅极端子通过第二电容与提供固定电压的第三电源布线连接，并且所述第二电容的一端连接在所述第一电容和第二开关元件之间且该第二电容的另一端与第三电源布线连接，或者是该第二电容的一端连接在所述驱动晶体管的栅极端子和第一电容之间且该第二电容的另一端与所述第三电源布线连接。