| 发明名称 | 共享存储器阵列p-阱的低电压列解码器 | ||
| 摘要 | 多个存储器子阵列(302A-302X)形成在p-阱区域(304)中。所述存储器子阵列(302A-302X)中的每一者具有至少一个一级列解码器(306A-306X)，所述一级列解码器(306A-306X)包括也形成在所述p-阱内的多个低电压MOS选择器晶体管。末级解码器(316)形成在所述p-阱区域(304)的外部且包括高电压MOS晶体管以向读出放大器(320)阵列中的一读出放大器提供输出信号。在存储器擦除操作模式期间，提供高电压以偏置所述p-阱区域(304)且启动多个高电压开关(326A-326X)以向所述一级列解码器(306A 306X)中的所述选择器晶体管的栅极端子提供高电压。 | ||
| 申请公布号 | CN101536107A | 申请公布日期 | 2009.09.16 |
| 申请号 | CN200780041631.6 | 申请日期 | 2007.10.29 |
| 申请人 | 爱特梅尔公司 | 发明人 | 马西米利亚诺·弗鲁利奥;斯特凡诺·苏里科;安德烈亚·萨科;达维德·曼弗雷 |
| 分类号 | G11C8/00(2006.01)I | 主分类号 | G11C8/00(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 | 代理人 | 孟 锐 |
| 主权项 | 1、一种具有带有两个或两个以上列解码级的分级列解码配置的非易失性存储器阵列，其包含：衬底，其具有p-阱区域；多个存储器子阵列，其形成在所述p-阱区域中，所述存储器子阵列中的至少一者具有用于选择多个列输出端子中的一者的一级列解码器；末级列解码器，其形成在所述p-阱区域外部且经配置以从所述一级列解码器接收列输出信号，所述末级列解码器形成为所述p-阱区域外部的高电压装置；第一高电压开关，其经配置以在存储器擦除操作模式期间被启动且提供高电压以偏置所述p-阱区域；及多个高电压开关，其经配置以在存储器擦除操作模式期间被启动且向所述一级列解码器中的多个选择器晶体管的相应栅极端子提供高电压。 | ||
| 地址 | 美国加利福尼亚州 | ||