发明名称 |
半导体器件及其制造方法 |
摘要 |
按照本发明的一个方面,一种半导体器件包括:N沟道MIS晶体管,包括:p型半导体层;形成在p型半导体层上的第一栅极绝缘层;形成在第一栅极绝缘层上的第一栅极电极;和形成在p型半导体层中的第一源极-漏极区域,其中第一栅极电极沿着栅极长度的方向夹在该第一源极-漏极区域中。第一栅极电极包括含有NiSi<sub>2</sub>的立方晶体的晶相,NiSi<sub>2</sub>的立方晶体具有5.39埃至5.40埃的晶格常数。 |
申请公布号 |
CN100541818C |
申请公布日期 |
2009.09.16 |
申请号 |
CN200710084476.8 |
申请日期 |
2007.03.02 |
申请人 |
株式会社东芝 |
发明人 |
土屋义规;小山正人;吉木昌彦 |
分类号 |
H01L29/78(2006.01)I;H01L29/49(2006.01)I;H01L27/092(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
屠长存 |
主权项 |
1.一种半导体器件,包括:N沟道MIS晶体管,该N沟道MIS晶体管包括:p型半导体层;形成在所述p型半导体层上的第一栅极绝缘层;形成在第一栅极绝缘层上的第一栅极电极,第一栅极电极包括含有NiSi2的立方晶体的晶相,具备NiSi2的立方晶体的晶相的NiSi2半导体层与第一栅极绝缘层接触,NiSi2的立方晶体具有5.39埃至5.40埃的晶格常数;和形成在所述p型半导体层中的第一源极-漏极区域,其中第一栅极电极沿着栅极长度的方向夹在该第一源极-漏极区域中,其中第一栅极电极包括:由含有TiSi2的正交晶体的晶相形成的上层;和由含有NiSi2的立方晶体的晶相形成的下层。 |
地址 |
日本东京都 |