发明名称 |
半导体存储器器件 |
摘要 |
本发明公开了一种具有突发读操作功能的半导体存储器器件,包括内部地址生成电路、存储器核心和存储器核心控制电路,其中在突发读操作中,内部地址生成电路将外部地址设置为初始值,从而顺序产生内部地址。存储器核心具有多个存储单元并且响应于列选择信号的激活在突发读操作中顺序输出数据,所述数据是从对应于内部地址的存储单元读取的。在突发读操作中,存储器核心控制电路中的列控制电路在外部控制信号的激活时段期间在某个时间段内重复激活列选择信号,并且与外部控制信号的去活同步地强制去活列选择信号。在突发读操作中,在从外部控制信号的去活开始经过了预定时间之后,存储器核心控制电路中的操作状态控制电路去活操作状态控制信号。 |
申请公布号 |
CN100541658C |
申请公布日期 |
2009.09.16 |
申请号 |
CN200610007300.8 |
申请日期 |
2006.02.16 |
申请人 |
富士通微电子株式会社 |
发明人 |
原浩太;菊竹阳 |
分类号 |
G11C11/401(2006.01)I;G11C11/407(2006.01)I;G11C11/409(2006.01)I |
主分类号 |
G11C11/401(2006.01)I |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种具有突发读操作功能的半导体存储器器件,其特征在于包括:内部地址生成电路,所述内部地址生成电路通过将外部地址设置为初始值,在突发读操作中顺序产生内部地址;存储器核心,所述存储器核心具有多个存储单元,并且响应于列选择信号的激活在突发读操作中顺序输出数据,所述数据是从对应于所述内部地址的存储单元读取的;和存储器核心控制电路,所述存储器核心控制电路具有:列控制电路,所述列控制电路在突发读操作中在外部控制信号的激活时段期间在某个时间段内重复激活所述列选择信号的操作,并且与所述外部控制信号的去活同步地强制去活所述列选择信号,外部控制信号用于指示突发读操作的开始/结束;和操作状态控制电路,所述操作状态控制电路在突发读操作中在从所述外部控制信号的去活开始经过了预定时间后,去活操作状态控制信号,所述操作状态控制信号用于指示所述存储器核心的激活/去活。 |
地址 |
日本东京都 |