发明名称 |
集成电路 |
摘要 |
本发明是关于一个分类电路(140)在数据项根据其地址排列的至少四个线路(134)的第一组线路和数据项根据在脉冲操作中读或写的顺序排列的第二组线路(138,WDOR,WDOF,WD1R,WD1F)之间传送数据。六个信号(SORT)和它们的补码足以在读和写操作中控制分类电路,并提供DDR和DDR2功能。 |
申请公布号 |
CN100541644C |
申请公布日期 |
2009.09.16 |
申请号 |
CN200510001648.1 |
申请日期 |
2005.02.03 |
申请人 |
茂德科技股份有限公司(新加坡子公司) |
发明人 |
强艾伦佛伊;史蒂夫伊顿 |
分类号 |
G11C7/00(2006.01)I;G11C11/409(2006.01)I |
主分类号 |
G11C7/00(2006.01)I |
代理机构 |
北京中原华和知识产权代理有限责任公司 |
代理人 |
寿 宁;张华辉 |
主权项 |
1、一种集成电路,包括一个提供多个数据序列的读和写脉冲操作的存储器,特征在于该存储器包括:多个存储单元;第一电路,用于提供指定脉冲操作连续还是交替执行的第一信号和指定一脉冲长度和脉冲操作的一起始地址中至少最后两个有效位A0、A1;至少四个读复用器电路Mr1、Mr2、Mr3、Mr4,...,其中每一读复用器电路Mri(i=1,2,3,4...)包括一个或多个复用器,其中该读复用器电路Mri在一脉冲读操作中接收从所述存储单元读出的数据,并在该脉冲读操作中选择该存储器所串行提供的各个数据项,该数据项包括一个或多个数据位;至少四个写复用器电路Mw1,Mw2、Mw3、Mw4,...,其中每一写复用器电路Mwi(i=1,2,3,4...)包括一个或多个复用器,其中该写复用器电路Mwi接收将在一脉冲写操作中写入到所述存储单元的数据,并选择写到地址A1A0=i的数据项;第二电路,用于并行接收由该读复用器电路所选择的数据项,并串行提供该数据项作为一脉冲读操作的输出;以及第三电路,用于并行接收由该写复用器电路所选择的数据项,并并行将该数据项并行写入到所述存储单元中。 |
地址 |
新加坡 |