| 摘要 |
本发明提供一种用于整合非挥发性记忆体(NVM)电路(18)与逻辑电路(20)之方法。该方法包含沈积一在一基板(12)之NVM区域与逻辑区域之上之第一闸极材料层(16)。该方法进一步包含沉积多个相邻的包括彼此层叠之氮化物、氧化物和氮化物(ARC层)之牺牲层(22、24、26)。该多个相邻的牺牲层(22、24、26)被用于图案化在该NVM区域中之一记忆体电晶体之一选择闸极(16)和一控制闸极(32)，而且该多个相邻的牺牲层(22、24、26)之一ARC层(22)被用于图案化一在该逻辑区域(20)中之一逻辑电晶体之闸极(16)。 |
