| 发明名称 | 半导体存储装置 | ||
| 摘要 | 一种半导体存储装置，具备：MOS晶体管(TP1)，在过度驱动开始时被导通，对并联连接的多个读出放大器供给电源(VDD1)；电容器(C1)，蓄积与经由MOS晶体管(TP1)流动到多个读出放大器的电荷对应而被参照的电荷；MOS晶体管(TP2)，在过度驱动开始时被导通，对电容器(C1)供给电源(VDD1)；和控制电路，在电容器的电位达到电压(VREF1)的情况下，控制为使MOS晶体管(TP1、TP2)截止。还具备在MOS晶体管(TP1、TP2)变为截止之后被导通，对多个读出放大器供给与电压(VREF1)相等的电压的电源的MOS晶体管。由此，无需设置正确的延迟时间而设定DRAM中的过度驱动期间。 | ||
| 申请公布号 | CN100541661C | 申请公布日期 | 2009.09.16 |
| 申请号 | CN200610142438.9 | 申请日期 | 2006.10.26 |
| 申请人 | 尔必达存储器股份有限公司 | 发明人 | 塚田修一 |
| 分类号 | G11C11/4091(2006.01)I;G11C11/4074(2006.01)I;G11C11/4094(2006.01)I | 主分类号 | G11C11/4091(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1.一种半导体存储装置，具备过度驱动方式的读出放大器，该半导体存储装置具备：第一开关元件，连接所并联连接的多个读出放大器和第一电源，在过度驱动开始时被导通；第二开关元件，连接电容元件和所述第一电源，在过度驱动开始时被导通；所述电容元件经由所述第二开关元件，来蓄积所述第一开关元件与流过所述多个读出放大器的电荷对应而被参照的电荷；控制电路，在所述电容元件的电位达到比所述第一电源低的规定的电压的情况下，控制为使所述第一及第二开关元件断开；和第三开关元件，连接所述多个读出放大器和具有所述规定的电压的第二电源，在所述第一及第二开关元件断开之后被导通，对所述多个读出放大器供给所述第二电源。 | ||
| 地址 | 日本东京 | ||