| 主权项 |
1.一种低功率电压位准转换电路，用以将一第一信号转换为一第二信号，包含有：一第一输入端(IN)，用以提供一输入电压信号；一第二输入端(INB)，用以提供一输入电压(V(IN))的反相信号；一输出端(OUT)，用以输出该第二信号；一第一节点(X)，用以提供一输入电压(V(IN))的反相信号；一第二节点(Y)，用以提供控制信号至拉升电晶体(4)的闸极；一第一电源电压，用以提供电压位准转换电路所需之第一高电位电压(VDDH)；一第二电源电压，用以提供电压位准转换电路所需之第二高电位电压(VDDL)，该第二高电位电压(VDDL)之位准系小于该第一高电位电压(VDDH)之位准；一第一反相器(1)，用来接受输入电压(V(IN))信号，并提供一个与输入电压(V(IN))信号反相的信号至第二反相器(2)；一第二反相器(2)，用来接受第一节点(X)的信号，并提供一个输出信号至第五NMOS电晶体(MN5)的闸极以及输出端(OUT)；一第三反相器(3)，用来接受输入电压(V(IN))信号，并提供一个与输入电压信号反相的信号至第六NMOS电晶体(MN6)的闸极以及第二输入端(INB)；一拉升电晶体(4)，用来接受回授控制电路(5)所提供的信号，并提供第一反相器(1)一个第一高电位电压(VDDH)，其系由一第四PMOS电晶体(MP4)组成，其源极连接至第一高电位电压(VDDH)，其汲极连接至第一PMOS电晶体(MP1)的源极，而其闸极则连接至第二节点(Y)；一回授控制电路(5)，用来控制拉升电晶体(4)；以及一拉降电晶体(6)，用以在输入信号的电位发生变化时，将输出端(OUT)电位拉降至地(GND)，其系由一第四NMOS电晶体(MN4)组成，其源极连接至地(GND)，其汲极连接至输出端(OUT)，而其闸极则连接至第二输入端(INB)。2.如申请专利范围第1项所述的低功率电压位准转换电路，其中该第一反相器(1)包括：一第一PMOS电晶体(MP1)，其源极连接至第四PMOS电晶体(MP4)的汲极，其汲极连接至第一NMOS电晶体(MN1)的汲极，而其闸极则连接至第一输入端(IN)；以及一第一NMOS电晶体(MN1)，其源极连接至地(GND)，其汲极连接至第一PMOS电晶体(MP1)的汲极，而其闸极则连接至第一输入端(IN)。3.如申请专利范围第2项所述的低功率电压位准转换电路，其中该第二反相器(2)包括：一第二PMOS电晶体(MP2)，其源极连接至第一高电位电压(VDDH)，其汲极连接至第二NMOS电晶体(MN2)的汲极，而其闸极则连接至第一节点(X)；以及一第二NMOS电晶体(MN2)，其源极连接至地(GND)，其汲极连接至第二PMOS电晶体(MP2)的汲极，而其闸极则连接至第一节点(X)。4.如申请专利范围第3项所述的低功率电压位准转换电路，其中该第三反相器(3)包括：一第三PMOS电晶体(MP3)，其源极连接至第二高电位电压(VDDL)，其汲极连接至第三NMOS电晶体(MN3)的汲极，而其闸极则连接至第一输入端(IN)；以及一第三NMOS电晶体(MN3)，其源极连接至地(GND)，其汲极连接至第三PMOS电晶体(MP3)的汲极，而其闸极则连接至第一输入端(IN)。5.如申请专利范围第4项所述的低功率电压位准转换电路，其中该回授控制电路(5)包括：一第五NMOS电晶体(MN5)，其源极连接至第六NMOS电晶体(MN6)的汲极，其汲极连接至第一高电位电压(VDDH)，而其闸极则连接至输出端(OUT)；以及一第六NMOS电晶体(MN6)，其源极连接至地(GND)，其汲极连接至第五NMOS电晶体(MN5)的源极，而其闸极则连接至第二输入端(INB)。6.如申请专利范围第1项所述的低功率电压位准转换电路，其中该第一信号的振幅为0伏特至该第二高电位电压(VDDL)之间。7.如申请专利范围第6项所述的低功率电压位准转换电路，其中该第二信号的振幅为0伏特至该第一高电位电压(VDDH)之间。8.如申请专利范围第7项所述的低功率电压位准转换电路，其中该第三反相器(3)的电压源为该第二高电位电压(VDDL)。图式简单说明：第1图系显示第一先前技术中电压位准转换电路之电路图；第2图系显示第二先前技术中电压位准转换电路之电路图；第3图系显示本创作较佳实施例之电压位准转换电路之电路图；第4图系显示本创作较佳实施例之输入电压信号及输出电压信号之暂态分析时序图； |
