发明名称 |
最佳化至高速度、高接脚数装置的电力传输 |
摘要 |
本发明揭示一种高速度半导体装置,其包括:一衬底,其具有一上部衬底表面、一下部衬底表面、及一界定所述上部及所述下部衬底表面的周边,所述衬底进一步具有一上部衬底接地迹线,所述上部衬底接地迹线经由一衬底接地通孔提供一电路径至所述下部衬底表面;一附装至所述下部衬底表面的焊锡球阵列,所述焊锡球阵列包括复数个接地焊锡球,所述复数个接地焊锡球设置在所述周边处且电连接至所述衬底接地通孔。 |
申请公布号 |
CN100539112C |
申请公布日期 |
2009.09.09 |
申请号 |
CN200580009948.2 |
申请日期 |
2005.02.16 |
申请人 |
高通股份有限公司 |
发明人 |
贾斯廷·加涅;马克·S·维奇;瑞安·莱恩 |
分类号 |
H01L23/50(2006.01)I;H01L23/498(2006.01)I;H05K1/02(2006.01)I |
主分类号 |
H01L23/50(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 |
代理人 |
王允方;刘国伟 |
主权项 |
1、一种半导体装置,其包括:一衬底,其具有:一上部衬底表面,其具有一上部衬底接地迹线和一上部衬底电力迹线;一下部衬底表面,其具有一下部衬底接地迹线,一下部衬底电力迹线,及一周边;一个衬底接地通孔,其将所述下部衬底接地迹线电连接至所述上部衬底接地迹线;一个衬底电力通孔,其将所述下部衬底电力迹线电连接至所述上部衬底电力迹线;一安装在所述上部衬底表面的芯片,所述芯片具有一将所述芯片电连接至所述上部衬底接地迹线的第一焊线,所述芯片具有一将所述芯片电连接至所述上部衬底电力迹线的第二焊线;及一附装至所述下部衬底表面的焊锡球阵列,所述阵列包括:第一组焊锡球,其位于与所述周边直接紧邻的位置;第二组焊锡球;及一电力/接地焊锡球对,其包括:一选自所述第一组的第一球及一选自所述第二组的第二球,所述第一球和所述第二球互相直接紧邻,所述第一球电连接至所述下部衬底接地迹线,且所述第二球电连接至所述下部衬底电力迹线。 |
地址 |
美国加利福尼亚州 |