| 发明名称 | 半导体器件 | ||
| 摘要 | 半导体器件(1)包括半导体衬底(10)、第一绝缘间层组(20)、第二绝缘间层组(30)以及密封环(40)(保护环)。第一绝缘间层组(20)形成在半导体衬底(10)上。第二绝缘间层组(30)形成在第一绝缘间层组(20)上。第二绝缘间层组(30)由具有比第一绝缘间层组(20)更低介电常数的绝缘材料形成。密封环(40)被设置为围绕电路形成区D11和D12。密封环(40)穿过第一绝缘间层组(20)和第二绝缘间层组(30)之间的界面，并离开半导体衬底(10)设置。 | ||
| 申请公布号 | CN100539087C | 申请公布日期 | 2009.09.09 |
| 申请号 | CN200610105753.4 | 申请日期 | 2006.07.21 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 长谷川三惠子;中柴康隆 |
| 分类号 | H01L23/00(2006.01)I;H01L23/532(2006.01)I | 主分类号 | H01L23/00(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 杨林森;谷惠敏 |
| 主权项 | 1. 一种具有电路形成区的半导体器件，包括：半导体衬底；第一绝缘间层组，其设置在所述半导体衬底上并由第一绝缘材料形成；第二绝缘间层组，其设置在所述第一绝缘间层组上并由第二绝缘材料形成，所述第二绝缘材料的介电常数低于所述第一绝缘材料的介电常数；以及保护环，其围绕所述电路形成区，其中所述保护环穿过所述第一绝缘间层组和所述第二绝缘间层组之间的界面并至少部分地离开所述半导体衬底设置且不与两个或以上的电路形成区的半导体衬底同时接触。 | ||
| 地址 | 日本神奈川县 | ||