发明名称 |
通孔制程、半导体元件及形成晶片堆栈的方法 |
摘要 |
本发明揭示一种通孔制程、半导体元件及形成晶片堆栈的方法,通孔制程包括以下步骤:提供一半导体基底,包括:一集成电路元件,设于该半导体基底上;一内层介电层,设于该半导体基底上且覆盖该集成电路元件,及一接触插塞,设于该内层介电层中且电性连接该集成电路元件;形成至少一个通孔,该通孔穿过该内层介电层及一部分的该半导体基底;沉积一导电材料层于该内层介电层上并填入该通孔;去除该通孔以外的导电材料层并露出该接触插塞的顶部,其中残留于该通孔的导电材料层形成一通孔插塞;及形成一内连线结构,包括多个金属层,多个金属层形成于多个金属间介电层中,其中该内连线结构的最下层金属层电性连接至该接触插塞露出的部分与该通孔插塞。 |
申请公布号 |
CN101527278A |
申请公布日期 |
2009.09.09 |
申请号 |
CN200810100045.0 |
申请日期 |
2008.06.03 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
邱文智;余振华;吴文进;胡荣治 |
分类号 |
H01L21/768(2006.01)I;H01L21/60(2006.01)I;H01L23/522(2006.01)I;H01L23/48(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
潘培坤 |
主权项 |
1.一种通孔制程,包括以下步骤:提供一半导体基底,其包括:一集成电路元件,其设于该半导体基底上;一内层介电层,其设于该半导体基底上且覆盖该集成电路元件,以及一接触插塞,其设于该内层介电层中且电性连接该集成电路元件;形成至少一个通孔,该通孔穿过该内层介电层以及一部分的该半导体基底;沉积一导电材料层于该内层介电层上并填入该通孔;去除该通孔以外的导电材料层并露出该接触插塞的顶部,其中残留于该通孔的导电材料层形成一通孔插塞;以及形成一内连线结构,其包括多个金属层,所述多个金属层形成于多个金属间介电层中,其中该内连线结构的最下层金属层电性连接至该接触插塞露出的部分与该通孔插塞。 |
地址 |
中国台湾新竹市 |