半导体器件及其形成方法

摘要

本发明提供一半导体器件及其形成方法，该半导体器件包括：一半导体衬底；一叠置栅极，位于半导体衬底上；一对应力源，邻接该叠置栅极，且至少有一部分设于邻近叠置栅极的半导体衬底的凹槽中。其中该对应力源包含一元素，可用来调整应力源的晶格常数。该对应力源包括一较低部分，位于凹槽的底部及邻近于叠置栅极的一侧，元素占第一原子比例；及一较高部分，位于较低部分的上方，元素占大于第一原子比例的第二原子比例。本发明的半导体器件的形成方法利用低锗的SiGe区，可使缺陷区高于耗尽区，减少缺陷落入耗尽区，从而可降低漏电流。另外SiGe区的底部维持在沟道区下方，可避免低锗SiGe应力区的压力对沟道区产生不良的影响。

主权项

1. 一种半导体器件，包括一半导体衬底；一叠置栅极，位于该半导体衬底上；一对凹槽，位于邻近该叠置栅极的该半导体衬底中；以及一对应力源，邻近于该叠置栅极，且至少一部分设于该对凹槽中，其中该对应力源包含一元素，该元素具有一不同于该半导衬底的晶格常数，且其中该对应力源包括：一较低部分，位于该对凹槽的底部及邻近于该叠置栅极的一侧，其中该元素占一第一原子比例，以及一较高部分，位于该较低部分的上方，其中该元素占一第二原子比例，且该第二原子比例大于该第一原子比例。