发明名称 |
实现多位单元的非易失性半导体存储元件及其制造方法 |
摘要 |
一种实现多位单元的非易失性半导体存储元件及其制造方法包括:制造能够在一个单个存储单元中存储多位数据,例如4位数据的非易失性半导体存储元件,从而提高或非型非易失性半导体存储元件的集成度。 |
申请公布号 |
CN100539085C |
申请公布日期 |
2009.09.09 |
申请号 |
CN200710140700.0 |
申请日期 |
2007.10.11 |
申请人 |
东部高科股份有限公司 |
发明人 |
金东郁 |
分类号 |
H01L21/8247(2006.01)I;H01L21/768(2006.01)I;H01L27/115(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 |
代理人 |
徐金国;梁 挥 |
主权项 |
1. 一种用于制造非易失性半导体存储元件的方法,包括:在半导体衬底上顺序形成第一氧化物层,第一多晶硅层,第一绝缘层;将掺杂剂注入到通过应用置于所述第一绝缘层上的光刻胶图案执行蚀刻工艺所暴露出的所述半导体衬底中,以形成源极/漏极区;执行再氧化工艺以在所述源极/漏极区形成第二氧化物层;在所述第一绝缘层两侧的所述第二氧化物层上形成第一间隔子;在相邻的第一间隔子之间填充第二绝缘层,并去除在所述源极区上的所述第二绝缘层;在去除了所述第二绝缘层的各个源极区上形成源极线;在去除了所述第一绝缘层以后,形成第二间隔子以与所述各个第一间隔子接触;在所述源极线上形成上氧化硅层,并在所述相邻的第二间隔子之间的下面形成下氧化硅层;在所述相邻的第二间隔子之间形成控制栅;执行自对准硅化物工艺以降低所述控制栅的电阻;形成覆盖所述控制栅的多金属介电层,并通过化学机械抛光工艺使所述多金属介电层平坦化;在贯穿所述多金属介电层以及所述第二绝缘层的多个接触孔中填充导电材料,以形成接触子;以及在所述多金属介电层以及所述接触子上形成金属配线层。 |
地址 |
韩国首尔 |