| 主权项 |
1.一种以可程式逻辑阵列为基底的数位影像警报装置，包括：一类比转数位晶片；一可程式逻辑阵列晶片；一警报器；一同步随机存取记忆体晶片；一数位转类比晶片；一视频图像陈列显示器；类比转数位晶片与可程式逻辑阵列晶片间，可程式逻辑阵列晶片与警报器间，可程式逻辑阵列晶片与同步随机存取记忆体晶片间，可程式逻辑阵列晶片与数位转类比晶片间，可程式逻辑阵列晶片与视频图像陈列显示器间，数位转类比晶片与视频图像陈列显示器间，有信号连结。2.如申请专利范围第1项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该可程式逻辑阵列晶片内部结构包括：一前置处理器；一前端先入先出缓冲器；一同步随机存取记忆体控制器；一同步随机存取记忆体控制器与先入先出缓冲器之间的介面控制器；一后端先入先出缓冲器；一后端处理器；一视频图像陈列时序产生器；前置处理器与前端先入先出缓冲器间，前端先入先出缓冲器与同步随机存取记忆体控制器与先入先出缓冲器之间的介面控制器间，同步随机存取记忆体控制器与先入先出缓冲器之间的介面控制器与同步随机存取记忆体控制器间，同步随机存取记忆体控制器与先入先出缓冲器之间的介面控制器与后端先入先出缓冲器间，同步随机存取记忆体控制器与后端先入先出缓冲器间，后端先入先出缓冲器与后端处理器间，后端处理器与数位转类比晶片间，视频图像陈列时序产生器与视频图像陈列显示器间，有信号连结。3.如申请专利范围第2项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该可程式逻辑阵列晶片所包含的前置处理器内部架构包括：一高速时脉检出有效资料模组；一筛选并检出视讯影像资料模组；一自每一条水平扫描线的影像资料中检出有效资料模组；一大容量缓冲器；一小容量缓冲器；一将即时画面与参考画面相减并取绝对值模组；一将RGB(3位元组RGB资料)转成RGB(4位元组RGB资料)模组；高速时脉检出有效资料模组与筛选并检出视讯影像资料模组间，高速时脉检出有效资料模组与自每一条水平扫描线的影像资料中检出有效资料模组间，筛选并检出视讯影像资料模组与自每一条水平扫描线的影像资料中检出有效资料模组间，自每一条水平扫描线的影像资料中检出有效资料模组与大容量缓冲器间，自每一条水平扫描线的影像资料中检出有效资料模组与小容量缓冲器间，大容量缓冲器与将即时画面与参考画面相减并取绝对值模组间，小容量缓冲器与将即时画面与参考画面相减并取绝对值模组间，将即时画面与参考画面相减并取绝对值模组与将RGB(3位元组RGB资料)转成RGB(4位元组RGB资料)模组间，将即时画面与参考画面相减并取绝对值模组与警报器间，有信号连结。4.如申请专利范围第3项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该前置处理器所包含的自每一条水平扫描线的影像资料中检出有效资料模组检出每一画面所需像素的YCbCr中的亮度(luminance)Y。5.如申请专利范围第3项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该前置处理器所包含的大容量缓冲器储存一参考画面。6.如申请专利范围第3项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该前置处理器所包含的小容量缓冲器提供即时画面通过的通道。7.如申请专利范围第3项所述之以可程式逻辑阵列为基底的数位影像警报装置，其中该前置处理器所包含的将即时画面与参考画面相减并取绝对值模组，负责将两画面中相对应像素的Y值相减后取绝对值，该模组中可随机设定像素亮度差值的门槛值，若差值大于该门槛值，则异常计数加一，同时该模组中亦可随机设定异常计数门槛值，针对任一即时画面，若统计异常计数大于该门槛值，即判定异常发生，释出警示。图式简单说明：第一图系本创作之整体详细架构图。第二图系本创作之前置处理器内部结构图。第三图系本创作之简单架构图。第四图系习知数位影像警报架构图。 |
