| 摘要 |
本发明系提供一种可缩小布局尺寸，在静电放电导致过电流流入时，可利用低的接通电压抑制对半导体积体电路施加过电压之闸流体构造之静电保护装置。本发明之静电放电保护装置包含：第1导电型之半导体基板1；第2导电型之井2；第1杂质区域6，其系形成于半导体基板表面之第2导电型且杂质浓度高于井之成为阴极及阳极之一方；第1接触杂质区域7，其系形成于半导体基板表面之第1导电型且杂质浓度高于半导体基板；第2杂质区域4，其系在井表面上接触于井表面而形成之第1导电型且成为阴极及阳极之另一方；第2接触杂质区域5，其系形成于井表面之第2导电型且杂质浓度高于井；及境界杂质区域8，其系跨过半导体基板与井之境界区域之半导体基板表面与井表面之双方而形成之第2导电型且杂质浓度高于井。 |
