同步装置及同步方法

摘要

本发明在向时脉讯号的同步中兼顾高速性与高可靠性。本发明系输入非同步讯号与时脉讯号，且输出同步于该时脉讯号的同步讯号，包含：记忆机构，依据记忆控制讯号记忆非同步讯号；讯号比较机构，比较从记忆机构输出的输出讯号之值与非同步讯号之值，并输出表示相等与否的比较结果讯号；记忆控制机构，对应于向比较结果讯号所在一端的位准变化，产生记忆控制讯号，同时，对应时脉讯号的讯号位准，变更记忆控制讯号的产生时序；依据记忆机构的输出讯号输出同步讯号。