发明名称 BHT在具有可变长度指令集执行模式的处理器中的有效使用
摘要 在至少在具有第一最小指令长度的第一指令集执行模式及具有较小的第二最小指令长度的第二指令集执行模式中执行指令的处理器中形成行及计数器索引地址,所述行及计数器索引地址存取分支历史表(BHT)中的每一计数器且减少基于当前指令集执行模式而多路复用的索引地址位的数目。在一个实施例中,以使得在一个指令集执行模式中可针对每一存取给所述BHT的一半断电的方式布置BHT行内的计数器并给其加索引。
申请公布号 CN101517534A 申请公布日期 2009.08.26
申请号 CN200780034094.2 申请日期 2007.09.28
申请人 高通股份有限公司 发明人 罗德尼·韦恩·史密斯;布莱恩·迈克尔·斯坦普尔
分类号 G06F9/38(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 代理人 刘国伟
主权项 1、一种在可变长度指令集处理器中、形成用于给分支历史表(BHT)中的每一行加索引的地址的方法,所述可变长度指令集处理器至少在具有第一最小指令集长度的第一指令集执行模式及具有较小的第二最小指令长度的第二指令集执行模式中执行指令,借此每一指令集执行模式均具有不同的本机索引地址,所述方法包括:识别所述第一及第二指令集执行模式的共用本机行索引地址位,基于指令集执行模式指示符,在所述第一指令集执行模式专有的最高有效本机行索引地址位与所述第二指令集执行模式专有的最低有效本机行索引地址位之间进行多路复用;使所述共用及经多路复用的地址位级联;及使用所述经级联的地址给所述BHT中的行加索引。
地址 美国加利福尼亚州