使用串联复制和差错控制编码的容许缺陷和故障的多路信号分离器

摘要

本发明的一个实施例是一种用于构造容许缺陷和故障的多路信号分离器(图14和16)的方法。该方法能够应用于纳米级别、微米级别或更大级别的多路信号分离器电路。多路信号分离器电路能够被视为一组与门(图9A-B)，每个包括在许多条地址线(910-912以及920-922)或地址线衍生信号线与输出信号线(914和924)之间的可逆切换的互连。每个可逆切换的互连包括一个或多个可逆切换的元件(906-908以及916-918)。在某些多路信号分离器中，采用NMOS(102)和/或PMOS晶体管(206)作为可逆切换的元件。在表示本发明一个实施例的方法中，在每个可逆切换的互连中采用两个或更多个串联连接的晶体管(410、412以及411、413；1502)，以便多达比串联的互连的晶体管的数量少一的晶体管中的短路缺陷不导致可逆切换互连的故障。此外，使用差错控制编码技术来引入附加的地址线衍生信号线(1602、1604)以及附加的可切换互连(1610)，以便即使当许多个体的可切换的互连有开路缺陷时，所述多路信号分离器依然可以工作。

主权项

1.一种容许缺陷和故障的多路信号分离器(图14和16)，包括：若干地址线(1606、1608)，所述地址线接收输入地址；若干输出信号线(1006-1009)，每个所述输出信号线对应于地址；与所述若干地址线互补的若干信号线(1016)；以及若干容许缺陷的可逆切换的互连(图4B，1502)，所述若干容许缺陷的可逆切换的互连将地址线和互补的信号线互连到所述输出信号线，使得通过所述多路信号分离器选择对应于输入地址的输出信号线。