为源极串联终接的串行链路发射器提供阻抗校准的方法和器件

摘要

将待测器件(DUT)的输出阻抗基本上精确校准到预定的可允许阻抗范围。DUT是源极串联终接(SST)的串行链路发射器的一部分，其中并联晶体管的两个分支的每一个在该并联分支的特定晶体管被接通时提供一个阻抗值。该阻抗值被加到串联的电阻器，以提供输出阻抗。DUT由并联晶体管的一个分支串联一个电阻器组成。比较DUT的输出阻抗和基准电阻器的电阻，并且比较器根据输出阻抗是否落入基准电阻的预设百分比变化范围内而提供一个控制信号。该控制信号由FSM(有限状态机)处理，该FSM单独地接通或断开并联分支中的晶体管，直到DUT阻抗值落在期望范围内。

主权项

1. 一种电子电路器件，包括：有效电路，该有效电路能够表现出不是该有效电路的期望电特性的第一电特性；校准机制，该校准机制动态地调节将要施加给该有效电路的控制输入，以使该有效电路表现出所述期望电特性，其中所述校准机制包括：待测器件DUT，该待测器件被配置为具有上拉电路和下拉电路的源极串联终接的串行链路发射器的一个分段，作为该有效电路的至少一个可调节分段的副本，以及该待测器件被配置为接收所述控制输入并根据由所述DUT表现出的电特性和已知电参数的比较来生成测试输出，该测试输出促使对所述控制输入进行有限调节。