| 主权项 |
1.一种具有模组化可加随机暂存记忆体之快闪记忆体储存装置，包括：一壳体；一主机端输入出模组，系设于该壳体之一端，且外露于该壳体，用以接收一外部主机端所传送之一资料；一电路板，系设于该壳体内，用以与该主机端输入出模组作一电性连接；一随机暂存记忆体模组，系电性连接至该电路板之一面，以供该资料暂时存放；一控制模组，系电性连接至该电路板之另一面，用以接收该主机端输入出模组所传送之该资料，并进行该资料特性之判断，以控制该资料的读写；以及一快闪记忆体模组，系电性连接至该电路板之另一面，以供经由该控制模组判断该资料特性后其资料储存之用。2.如申请专利范围第1项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该随机暂存记忆体模组系内建在该壳体之一容置槽内，且具有一随机暂存记忆体单元。3.如申请专利范围第2项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该随机暂存记忆体单元包括：一随机暂存记忆体元件，系用以暂存该资料之用；一随机暂存记忆体控制元件，系用以控制该随机暂存记忆体元件之用；一电力元件，系供应一电力源；以及一连接元件，系用以使该随机暂存记忆体单元透过该容置槽电性连接至该电路板。4.如申请专利范围第3项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该电力元件系一充电式电池，在该快闪记忆体储存装置正常运作时，会充电至饱和状态。5.如申请专利范围第4项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该电力元件在断电时，会持续提供电，等暂存在该随机暂存记忆体控制元件的该资料确实写入该快闪记忆体模组后停止供电。6.如申请专利范围第2项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该随机暂存记忆体单元系可自外部，由该壳体所开设之一开口端插入该容置槽之一端，且与该电路板作一电性连接。7.如申请专利范围第6项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该随机暂存记忆体单元系选用一动态随机存取记忆卡及一静态随机存取记忆卡其中之一。8.如申请专利范围第7项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该动态随机存取记忆卡系由至少一动态随机存取记忆体(Dynamic Random Access Memory，DRAM)所组成。9.如申请专利范围第7项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该静态随机存取记忆卡系由至少一静态随机存取记忆体(Static Random Access Memory，SRAM)所组成。10.如申请专利范围第1项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该主机端输入出模组系选自一序列式传输介面(SATA)及一并列式传输介面(IDE/PATA)其中之一。11.如申请专利范围第1项所述之具有模组化可加随机暂存记忆体之快闪记忆体储存装置，其中该快闪记忆体模组系选自至少一单层式快闪记忆体(SLC Flash Memory)及至少一多层式快闪记忆体(MLC Flash Memory)其中之一。图式简单说明：第一图为本创作之第一实施例之一面示意图；第二图为本创作之第一实施例之另一面示意图；以及第三图为本创作随机暂存记忆体模组之另一实施例示意图。 |
