发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种能够通过提高对准标记的可见度来高精度地对半导体芯片和装配衬底进行定位的技术。在构成LCD驱动器的半导体芯片中,标记形成于半导体衬底上方的对准标记形成区域中。标记形成于与集成电路形成区域中的最上层布线(第三层布线)的层相同的层中。然后在标记和围绕标记的背景区域的下层中形成图案。这时,图案P1a形成于与第二层布线的层相同的层中,而图案P1b形成于与第一层布线的层相同的层中。另外,图案P2形成于与栅极电极的层相同的层中,而图案P3形成于与元件隔离区域的层相同的层中。 |
申请公布号 |
CN101510548A |
申请公布日期 |
2009.08.19 |
申请号 |
CN200910002219.4 |
申请日期 |
2009.01.08 |
申请人 |
株式会社瑞萨科技 |
发明人 |
纐缬政巳;泽田敏昭 |
分类号 |
H01L27/04(2006.01)I;H01L23/544(2006.01)I;H01L23/522(2006.01)I;H01L21/00(2006.01)I;H01L21/822(2006.01)I;H01L21/786(2006.01)I |
主分类号 |
H01L27/04(2006.01)I |
代理机构 |
北京市金杜律师事务所 |
代理人 |
王茂华;郑 菊 |
主权项 |
1. 一种包括半导体芯片的半导体器件:所述半导体芯片包括:对准标记形成区域,其中对准标记用于当在装配衬底上方装配所述半导体芯片时进行定位;以及其中形成集成电路的集成电路形成区域;形成于所述对准标记形成区域中的所述对准标记具有:(a)其中形成标记的标记区域;以及(b)围绕所述标记区域的背景区域;(c)形成于半导体衬底上方的多个元件隔离区域、(d)在由所述元件隔离区域分割的有源区域中形成的MISFET以及(e)在所述半导体衬底上方以及在所述MISFET上方形成的布线形成于所述集成电路形成区域中;以及所述布线越过多层来形成;以及在所述布线之中的最上层布线和所述对准标记形成于同一层中,其中第一图案形成于所述对准标记的所述背景区域的下层中,并且所述第一图案形成于与一层布线的层相同的层中,所述一层布线在所述集成电路形成区域中形成于低于所述最上层布线的下层中。 |
地址 |
日本东京都 |