发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明提供一种半导体装置及其制造方法。在COF等的半导体装置中,在形成了配线图案的膜状的挠性配线基板上搭载有半导体芯片。在挠性配线基板与半导体元件的缝隙之间填充有用于保护半导体芯片的密封树脂。在用喷嘴仅描画半导体芯片的一个长边侧并填充密封树脂时形成的仅该一个长边的焊角部分和描画涂敷痕迹内、描画涂敷痕迹的树脂的宽度为0.1~1.0mm,而且,描画涂敷痕迹的树脂的厚度小于或等于10μm。 |
申请公布号 |
CN100530612C |
申请公布日期 |
2009.08.19 |
申请号 |
CN200610006835.3 |
申请日期 |
2006.02.05 |
申请人 |
夏普株式会社 |
发明人 |
福田和彦;丰泽健司 |
分类号 |
H01L23/31(2006.01)I;H01L21/56(2006.01)I |
主分类号 |
H01L23/31(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
浦柏明;梁 永 |
主权项 |
1.一种半导体装置,其中,半导体元件被搭载至形成了配线图案的膜状的挠性配线基板,其特征在于:在上述挠性配线基板与半导体元件的缝隙之间填充有用于保护该半导体元件的密封树脂;在用喷嘴仅描画上述半导体元件的一个长边侧并填充上述密封树脂时形成的仅该一个长边侧的焊角部分和描画涂敷痕迹中、描画涂敷痕迹的树脂的宽度为0.1~1.0mm,而且,通过在25℃下将密封树脂的黏度降低到50~700mPa·s,从而使该描画涂敷痕迹的树脂的厚度小于或等于10μm。 |
地址 |
日本大阪市 |