可降低电阻的双向无引脚半导体封装结构

摘要

本发明提供一种可降低电阻的双向无引脚半导体封装结构，包括导线架、芯片及封装胶体，其中导线架具有一个与漏极引脚整合的芯片焊垫、一个源极引脚焊区及一个门极引脚焊区，且源极引脚焊区与门极引脚焊区的面积加大；芯片与芯片焊垫相连接，其源极焊区与源极引脚焊相连接，门极焊区与门极引脚焊区连接；而封装胶体至少部分包覆芯片、漏极引脚、门极引脚焊区及源极引脚焊区。

主权项

1. 一种双向无引脚半导体封装结构，其特征在于包括以下部分：导线架，所述的导线架具有一个与漏极引脚整合的芯片焊垫，一个源极引脚焊区及一个门极引脚焊区，所述的源极引脚焊区及所述的门极引脚焊区的面积加大；芯片，所述的芯片与该芯片焊垫相连接，所述芯片的源极焊区连接至该源极引脚焊区，门极焊区连接至该门极引脚焊区；封装胶体，至少部分包覆所述的芯片、漏极引脚、门极引脚焊区及源极引脚焊区。