高速加解密USB桥接芯片以及芯片高速加解密方法

摘要

一种高速加解密USB桥接芯片以及高速加解密方法，芯片包括：第一USB接口(103)、第二USB接口(104)、加密算法模块(102)、内部存储器(107)、CPU(105)、数据缓存器、数据缓存控制器(101)。本发明作为加解密桥接装置应用于主机(20)与移动存储设备(30)之间的连接，在芯片中利用数据缓存控制器中第二控制位和第三控制位的交替使能来切换第一USB接口、加密算法模块和第二USB接口的逻辑地址，与第一数据缓存区、第二数据缓存区和第三数据缓存区的物理地址之间的映射关系，使第一数据缓存区、第二数据缓存区和第三数据缓存区轮流跟随第一USB接口、加密算法模块和第二USB接口并行工作，在主机与移动存储设备之间传递数据批次，从而提高了数据的加解密速度。

主权项

1、一种高速加解密USB桥接芯片，其特征在于包括：第一USB接口(103)，该接口为用于连接主机(20)的USB接口，实现从主机(20)读出数据或向主机(20)写入数据；第二USB接口(104)，该接口为用于连接移动存储设备(30)的USB接口，实现从移动存储设备(30)读出数据或向移动存储设备(30)写入数据；加密算法模块(102)，用于加密从主机(20)读出的原文数据以及解密从移动存储设备(30)读出的密文数据；内部存储器(107)，用于存储所述USB桥接芯片(10)的固件或开机引导程序；CPU(105)，用于执行存储于内部存储器(107)上的固件，完成对所述USB桥接芯片(10)的控制和管理；数据缓存器，该数据缓存器具有第一数据缓存区(108)、第二数据缓存区(110)和第三数据缓存区(109)，在所述USB桥接芯片(10)初始化时，第一USB接口(103)的逻辑地址分配给第一数据缓存区(108)，加密算法模块(102)的逻辑地址分配给第二数据缓存区(110)，第二USB接口(104)的逻辑地址分配给第三数据缓存区(109)；数据缓存控制器(101)，由寄存器构成，该寄存器设有三个控制位，其中，第一控制位(201)使能后使得第一USB接口(103)的逻辑地址与第二USB接口(104)的逻辑地址进行交换，第二控制位(202)使能后使得第一USB接口(103)的逻辑地址与加密算法模块(102)的逻辑地址进行交换，第三控制位(203)使能后使得第二USB接口(104)的逻辑地址与加密算法模块(102)的逻辑地址进行交换；所述CPU(105)分别与加密算法模块(102)、数据缓存器控制器(101)、内部存储器(107)、数据缓存器、第一USB接口(103)和第二USB接口(104)通过总线连接。