| 发明名称 | 半导体结构的形成方法 | ||
| 摘要 | 本发明提供一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于半导体基底上；形成第一补偿间隙壁于第一栅极叠层侧壁；使用第一补偿间隙壁作为掩模，而形成应激源于该半导体基底中；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁；以及形成NMOS元件于NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于第二栅极叠层侧壁；使用第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于半导体基底上；以及形成深源极/漏极区域，其连接第二凸出源极/漏极延伸区域。本发明可以改善MOS装置的性能。 | ||
| 申请公布号 | CN100530598C | 申请公布日期 | 2009.08.19 |
| 申请号 | CN200710103307.4 | 申请日期 | 2007.05.18 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 梁春升;陈宏铭;黄健朝;杨富量 |
| 分类号 | H01L21/8238(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L29/417(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 陈 晨 |
| 主权项 | 1.一种半导体结构的形成方法，包括：提供半导体基底，其具有PMOS区域以及NMOS区域；形成PMOS元件于该PMOS区域，包括：形成第一栅极叠层于该半导体基底上；形成第一补偿间隙壁于该第一栅极叠层的侧壁；使用该第一补偿间隙壁作为掩模，而形成应激源于该半导体基底之中，其中该应激源的顶部表面大体上与该半导体基底的顶部表面齐平或者高于该半导体基底的该顶部表面；及外延成长第一凸出源极/漏极延伸区域于该应激源上，且连接该第一补偿间隙壁，其中该第一凸出源极/漏极延伸区域原位掺杂有第一P型杂质；以及形成NMOS元件于该NMOS区域，包括：形成第二栅极叠层于该半导体基底上；形成第二补偿间隙壁于该第二栅极叠层的侧壁；使用该第二补偿间隙壁作为掩模，外延成长第二凸出源极/漏极延伸区域于该半导体基底上，其中该第二凸出源极/漏极延伸区域原位掺杂有第一N型杂质；以及形成深源极/漏极区域，其连接该第二凸出源极/漏极延伸区域，其中该深源极/漏极区域不含形成于该半导体基底之中的应激源。 | ||
| 地址 | 中国台湾新竹市 | ||