发明名称 半导体存储器
摘要 为了使所有存储器模块都具有相同结构,在每个存储器模块中形成冗余字线和冗余位线。冗余列选择线被布线为由存储器模块公用。形成列冗余电路以对应于各个存储器组,每个存储器组包含规定数目的存储器模块,列冗余电路根据使能信号而变得有效。当所有行命中信号被去激活时,列冗余选择电路根据模块地址信号激活使能信号。当行命中信号之一被激活时,列冗余选择电路激活与被激活的行命中信号相对应的使能信号。由于用于任意存储器组的列冗余电路可以根据行命中信号而变得有效,所以可以在不恶化访问操作期间的电特性的情况下提高故障消除效率。
申请公布号 CN100527271C 申请公布日期 2009.08.12
申请号 CN200510123275.5 申请日期 2005.11.15
申请人 富士通微电子株式会社 发明人 森郁;奥山好明
分类号 G11C11/401(2006.01)I;G11C11/409(2006.01)I;G11C7/00(2006.01)I;G11C8/00(2006.01)I 主分类号 G11C11/401(2006.01)I
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 赵淑萍
主权项 1. 一种半导体存储器,包括:多个存储器模块,每个存储器模块包括实际单元阵列、行冗余单元阵列和列冗余单元阵列,其中所述实际单元阵列具有多个以矩阵形式排列的实际存储单元,所述行冗余单元阵列具有多个沿行方向排列的行冗余存储单元和连接到所述行冗余存储单元的冗余字线,所述列冗余单元阵列具有多个沿列方向排列的列冗余存储单元和连接到所述列冗余存储单元的冗余位线;将冗余位线连接到数据总线的多个冗余列开关;连接到所述冗余列开关以允许所述冗余列开关进行操作的冗余列选择线,其布线为由所述存储器模块公用;多个行冗余电路,每个行冗余电路被形成以便对应于所述冗余字线,其接收外部行地址信号,并且当所接收的外部行地址信号与预先编程的有缺陷行地址一致时,激活行命中信号以选择相应的冗余字线;多个列冗余电路,其被形成以便对应于各个存储器组,每个存储器组有规定数目的所述存储器模块,每个列冗余电路在响应于相应的使能信号而被激活时运行,接收外部列地址信号,并且当所接收的外部列地址信号与预先编程的有缺陷列地址一致时,激活列命中信号以选择所述冗余列选择线;以及列冗余选择电路,其接收行命中信号和模块地址信号以选择所述存储器组,当所有的所述行命中信号被去激活时,激活与所述模块地址信号所指示的所述存储器组之一的列冗余电路相对应的使能信号,并且当针对所述存储器组的所述行命中信号中的任意一个被激活时,激活所述使能信号,以激活与所激活的行命中信号相对应的所述存储器组之一的列冗余电路,其中所述列冗余选择电路包括多个地址译码器,其被形成以便对应于各个存储器组并输出各个使能信号,其中所述地址译码器中的每一个包括:译码器部分,其响应于所述模块地址信号和相应的行命中信号中任意一个的激活,来激活所述使能信号;以及复位部分,其响应于非对应的行命中信号的激活,将所述译码器部分的所述使能信号的输出节点固定在去激活电平。
地址 日本东京都