页面缓存器和包括页面缓存器的多状态非易失性存储设备

摘要

一种存储器单元阵列包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可选择性地编程为至少是第一、第二、第三和第四阈值电压状态中的一个，并且其中第一、第二、第三和第四阈值电压状态对应于由第一和第二位定义的四个不同的数据值。页面缓存器电路存储逻辑值作为主锁存数据，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值。副锁存电路存储逻辑值作为副锁存数据，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值。所述存储设备可在读出模式和编程模式中操作，其中所述页面缓存器电路选择性地响应副锁存数据，禁止在编程模式中翻转主锁存数据的逻辑值。

主权项

1. 一种多位非易失性半导体存储设备，包括：存储器单元阵列，其包括连接到多个非易失性存储器单元的位线，其中所述非易失性存储器单元可编程为多于两个阈值电压状态，以便存储多于一位的数据；页面缓存器电路，用于存储主锁存数据的逻辑值，并且其响应主锁存信号而根据位线的电压电平选择性地翻转主锁存数据的逻辑值；和副锁存电路，用于存储副锁存数据的逻辑值，并且其响应副锁存信号而根据位线的电压电平选择性地翻转副锁存数据的逻辑值；其中所述存储设备可在读出模式和编程模式中操作，在所述读出模式中，所述存储设备读出非易失性存储器单元的阈值电压状态，并且在所述编程模式中，所述存储设备编程非易失性存储器单元的阈值电压状态，其中所述页面缓存器电路选择性地响应副锁存数据，以禁止通过位线在编程模式中翻转主锁存数据的逻辑值。