发明名称 |
页面缓存器和包括页面缓存器的非易失性半导体存储器 |
摘要 |
在一方面,提供了一种可在编程模式和读出模式中操作的非易失性存储器设备。该存储器设备包括具有多个非易失性存储器单元、多条字线、和多条位线的存储器单元阵列。该存储器设备还包括用于输出从存储器阵列的位线读出的数据的内部数据输出线、和可操作性地连接在存储器单元阵列的位线和内部数据输出线之间的页面缓存器。该页面缓存器包括选择性地连接到位线的检测节点、具有选择性地连接到检测节点的锁存节点的锁存电路,在编程模式和读出模式中设置锁存节点的逻辑电压的锁存输入路径、和从锁存输入路径分离并且根据锁存节点的逻辑电压设置内部数据输出线的逻辑电压的锁存输出路径。 |
申请公布号 |
CN100527277C |
申请公布日期 |
2009.08.12 |
申请号 |
CN200510108634.X |
申请日期 |
2005.10.10 |
申请人 |
三星电子株式会社 |
发明人 |
李城秀;林瀛湖;赵显哲;蔡东赫 |
分类号 |
G11C16/06(2006.01)I;G06F12/00(2006.01)I |
主分类号 |
G11C16/06(2006.01)I |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
吕晓章;李晓舒 |
主权项 |
1. 一种可在编程模式和读出模式中操作的非易失性存储器设备,包括:存储器单元阵列,其包括多个非易失性存储器单元、多条字线、和多条位线;内部数据输出线,用于输出从存储器阵列的位线读出的数据;页面缓存器,其可操作性地连接在存储器单元阵列的位线和内部数据输出线之间,其中页面缓存器包括选择性地连接到位线的检测节点、具有选择性地连接到检测节点的锁存节点的锁存电路、设置锁存节点的逻辑电压的锁存输入路径、和从锁存输入路径分离并且根据锁存节点的逻辑电压来设置内部数据输出线的逻辑电压的锁存输出路径。 |
地址 |
韩国京畿道 |