高速多链路环网系统的硬件结构

摘要

本发明涉及仪器系统内的数据传输，具体是高速多链路环网系统的硬件结构。解决了现有仪器系统内并行总线数据传输结构制约仪器系统性能的问题，包括环网总线、插于环网总线的总线插槽的上设有功能模块电路的功能模块插板、至少一路包含与总线插槽等数量的高速2×2模拟交叉开关的通信链路、包含可编程门阵列FPGA和开关管理电路的控制模块，通信链路的开关依次置于环网总线的相邻总线插槽之间；各开关的片选端与开关管理电路的输出端连接；环网总线包含状态信号总线；功能模块插板上设有与功能模块电路连接的低压差分信号收发器。本发明具备硬件结构设计简单、传输速率高、通信效率高、可靠性高、工作方式灵活、易于扩展、节省硬件资源的特点。

主权项

1、一种高速多链路环网系统的硬件结构，包括采用接触型插槽结构的环网总线、以及插于环网总线的总线插槽的上设有功能模块电路的功能模块插板，其特征在于：还包括至少一路包含与总线插槽等数量的高速2×2模拟交叉开关的通信链路、以及控制通信链路中各开关工作模式的控制模块，通信链路的开关依次置于环网总线的相邻总线插槽之间，通信链路中开关的输入端IN0与前一开关的输出端OUT0相连，输出端OUT0与后一开关的输入端IN0相连，开关的输入端IN1与前一总线插槽的信号输出引脚相连，输出端OUT1与后一总线插槽的信号输入引脚相连；所述控制模块包括输入端与各总线插槽控制信号输出引脚相连的可编程门阵列FPGA、与可编程门阵列FPGA输出端连接的开关管理电路，通信链路中各开关的片选端与开关管理电路的输出端连接；所述环网总线包含与各总线插槽引脚相连的用以判断总线插槽内是否插有功能模块插板的状态信号总线；功能模块插板上设有并行I/O端口与功能模块电路并行I/O端口连接的低压差分信号收发器，低压差分信号收发器的串行I/O端口与插板上同总线插槽信号输入/输出引脚对应的信号输入/输出“金手指”相连。