发明名称 高速自适应环网系统的硬件结构
摘要 本发明涉及仪器系统内的数据传输,具体是高速自适应环网系统的硬件结构。解决了现有仪器系统内并行总线数据传输结构制约仪器系统性能的问题,包括环网总线、以及插于环网总线的总线插槽的上设有功能模块电路的功能模块插板,环网总线相邻的总线插槽之间设置有高速2×2模拟交叉开关,开关的片选端与前一总线插槽的片选信号引脚相连;输入端IN0、IN1分别与前一开关输出端OUT0、前一总线插槽信号输出引脚相连,输出端OUT1与后一总线插槽信号输入引脚相连;功能模块插板上设有实现开关片选的接口电路、与功能模块电路连接的低压差分信号收发器。本发明具备硬件结构设计简单、传输速率高、可靠性高、工作方式灵活、易于扩展的特点。
申请公布号 CN101505256A 申请公布日期 2009.08.12
申请号 CN200910073933.2 申请日期 2009.03.14
申请人 中北大学 发明人 任勇峰;甄国涌;李圣昆;王红亮;张文栋;刘小华;刘东海;胡振良;赵慧芳
分类号 H04L12/40(2006.01)I;G06F13/40(2006.01)I 主分类号 H04L12/40(2006.01)I
代理机构 山西太原科卫专利事务所 代理人 朱 源;骆 洋
主权项 1、一种高速自适应环网系统的硬件结构,包括采用接触型插槽结构的环网总线、以及插于环网总线的总线插槽的上设有功能模块电路的功能模块插板,其特征在于:环网总线相邻的总线插槽之间设置有高速2×2模拟交叉开关,开关的片选端SEL1、/EN1、SEL0、/EN0分别与前一总线插槽的4个片选信号引脚相连,并分别经电阻R5、R6、R7、R8接地;开关的输入端IN0与前一开关的输出端OUT0相连,开关的输入端IN1与前一总线插槽的信号输出引脚相连,开关的输出端OUT1与后一总线插槽的信号输入引脚相连;功能模块插板上设有实现开关片选的接口电路、以及并行I/O端口与功能模块电路并行I/O端口连接的低压差分信号收发器,低压差分信号收发器的串行I/O端口与插板上同总线插槽信号输入/输出引脚对应的信号输入/输出“金手指”相连,所述接口电路包含四个分别串联于插板上电源“金手指”与同总线插槽的片选信号引脚对应的片选信号“金手指”之间的电阻R4、R3、R1、R2。
地址 030051山西省太原市尖草坪区学院路3号