发明名称 多层滚动码解密电路
摘要 本实用新型公开了一种多层滚动码解密电路。为了克服现有滚动码解密电路使用不方便、应用范围小和存在技术安全漏洞等不足,本实用新型采用了厂密和私密两层嵌套滚动码解密,它包括接收电路、存贮器、新密钥生成电路、注册电路、双同步计数值有效时间窗口检验电路、2个滚动码解密电路(底层解密电路和顶层解密电路)和输出指令电路,所有电路全部集成于一块CPLD芯片内。本实用新型可广泛用于无钥门禁系统和各种数据保密传输领域,具有使用方便、安全性更高,抗攻击能力更强、保密性更好的特点。
申请公布号 CN201289713Y 申请公布日期 2009.08.12
申请号 CN200820159411.5 申请日期 2008.11.20
申请人 怀化学院 发明人 张小溪;张涛;张学斌;吴庆麟;张乐冰
分类号 G09C1/00(2006.01)I;G07C9/00(2006.01)N 主分类号 G09C1/00(2006.01)I
代理机构 代理人
主权项 1、一种多层滚动码解密电路,包括接收电路、滚动码解密电路、注册电路、存贮器、新密钥生成电路、双同步计数值有效时间窗口检验电路、时基电路和输出指令电路,其特征是:所述滚动码解密电路包括滚动码解密电路1和滚动码解密电路2,所述接收电路与注册电路和滚动码解密电路1联接,该注册电路与存贮器连接,该存贮器分别与滚动码解密电路1、新密钥生成电路联接,所述滚动码解密电路1分别与新密钥生成电路、双同步计数值有效时间窗口检验电路联接,所述新密钥生成电路与滚动码解密电路2联接,所述滚动码解密电路2与双同步计数值有效时间窗口检验电路联接,所述双同步计数值有效时间窗口检验电路与输出指令电路联接,所述滚动码解密电路1、新密钥生成电路、滚动码解密电路2、双同步计数值有效时间窗口检验电路、输出指令电路分别与时基电路联接。
地址 418000湖南省怀化市迎丰东路612号