集成电路的时序、噪声和功率分析

摘要

提供一种DFM系统，所述DFM系统通过计算电路设计的绘制布置图的互连和器件在形状上的预测的制造变化，在集成电路的分析中并入制造变化。互连的形状变化被转换成电阻-电容(RC)寄生效应的变化。器件的形状变化被转换成器件参数的变化。通过确定器件参数和导线寄生变化对标准单元每个实例的行为的影响，器件参数和导线寄生效应的变化被转换成时序性能、信号完整性和功率消耗的改变。从这些分析得到的结果作为增加的延迟文件(时序)、噪声故障和缓冲器插入/驱动器调节指令(噪声)以及漏泄功率热点和单元代替指令(功率消耗)被集成回到设计流程。

主权项

1. 一种方法，其包含：接收电路的电路设计，所述电路包括器件和互连；确定互连形状中的第一变化和器件形状中的第二变化；把所述第一变化转换为寄生变化，并把所述第二变化转换为器件变化；通过修改所述电路设计的至少一部分产生修改的电路设计以包括所述寄生变化和所述器件变化中的一个或一个以上；以及通过仿真所述修改的电路设计的操作确定所述电路的制造版本的性能参数中的预测的变化。