半导体存储装置

摘要

根据本发明，半导体存储装置的SRAM单元由环路连接并形成保持电路的第一及第二反相器电路、2个存取晶体管、与第二反相器电路的驱动晶体管串联连接的保持控制晶体管构成，保持控制晶体管在存储器单元为非存取时，形成第一及第二反相器电路环路连接的保持电路，静态地保持数据，在存储器单元被存取时第一及第二反相器电路切断环路连接，动态地保持数据。在存储器单元被存取时，通过动态地保持数据，从而可以防止伴随读出操作的数据破坏。进而，通过将借助1根位线读出来自存储器单元的数据的读出放大器配置布局在位于存储器单元阵列的空间内，从而可以实现面积的有效利用。

主权项

1. 一种半导体存储装置，其具备第一及第二数据存储节点，该半导体存储装置具有存储器单元，所述存储器单元具备：将所述第二数据存储节点作为输入，将所述第一数据存储节点作为输出的第一反相器电路；将所述第一数据存储节点作为输入，将所述第二数据存储节点作为输出的第二反相器电路；与所述第一数据存储节点连接，进行数据读出的第一存取机构；和与所述第二反相器电路的驱动晶体管串联连接的保持控制晶体管。