发明名称 具有上下文切换装置的寄存器及上下文切换方法
摘要 本发明提供一种改变执行上下文的方法,其包含接收上下文选择输入。在第一时钟相位中,所述方法包含将数据从正常执行上下文的第一锁存器元件移位到所述正常执行上下文的第二锁存器元件及将阴影数据从阴影执行上下文的第三锁存器元件移位到所述阴影执行上下文的第四锁存器元件。在第二时钟相位中,所述方法包含将所述阴影执行上下文的第四锁存器元件的所述阴影数据移位到所述正常执行上下文的所述第一锁存器元件中及将所述正常执行上下文的所述第二锁存器元件的所述数据移位到所述阴影执行上下文的所述第三锁存器元件中。在特定实施例中,所述方法可包含接收测试模式选择及将例如扫描测试或自动测试型式所生成的数据等测试数据移位到测试输出。
申请公布号 CN101501633A 申请公布日期 2009.08.05
申请号 CN200780029199.9 申请日期 2007.08.02
申请人 高通股份有限公司 发明人 林任从;爱辛·阿尔弗雷德·郭;徐迪藻
分类号 G06F9/30(2006.01)I;G06F9/46(2006.01)I;G01R31/317(2006.01)I;G06F9/38(2006.01)I 主分类号 G06F9/30(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 代理人 刘国伟
主权项 1、一种上下文切换装置,其包括:第一数据上下文逻辑,其包括第一输入多路复用器及第一数据锁存器,所述第一输入多路复用器包含数据输入及阴影输入,所述第一输入多路复用器响应于上下文选择输入而将所述数据输入及所述阴影输入中的一者选择性地耦合到所述第一数据锁存器的输入,所述第一数据锁存器包含耦合到电路装置的第一数据锁存器输出;第二数据上下文逻辑,其包括第二输入多路复用器、第二数据锁存器及第二数据上下文逻辑输出,所述第二数据上下文逻辑输出耦合到所述第一输入多路复用器的所述阴影输入,所述第二输入多路复用器包含扫描测试输入及反馈输入,所述第二输入多路复用器响应于模式选择输入而将所述扫描测试输入及所述反馈输入中的一者选择性地耦合到所述第二数据锁存器的输入;及反馈连接,其将所述第一数据上下文逻辑的输出耦合到所述第二输入多路复用器的所述反馈输入。
地址 美国加利福尼亚州