发明名称 绝缘栅型半导体装置
摘要 本发明提供一种满足导通损耗和放射噪声双方的标准的绝缘栅型半导体装置,其解决方案如下;通过沟道(21)将p型基极层(20)分成多个p型基极区域(9、10、12),而且使没有n型源极区(3)的p型基极区(10、12)之中的一部分的p型基极区域(12)和发射极(7)经分别设置在沟道(21)的终端部附近和活性区域内的栅电极流道(14)两侧的接触孔(11)电连接,此外,在用N1表示没有n型源极区(3)的p型基极区域(10、12)之中的、与发射极电连接的p型基极区域(12)的数,用N2表示与发射级绝缘的p型基极区域(10)的数时,N1和N2应当满足25≤{N1/(N1+N2)}×100≤75。
申请公布号 CN100524811C 申请公布日期 2009.08.05
申请号 CN200410088700.7 申请日期 2004.11.15
申请人 富士电机电子技术株式会社 发明人 大月正人;百田圣自;胁本博树
分类号 H01L29/739(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L29/739(2006.01)I
代理机构 北京尚诚知识产权代理有限公司 代理人 龙 淳
主权项 1、一种绝缘栅型半导体装置,其特征为,具备:第一导电型的第一半导体层;在所述第一半导体层上设置的第二导电型的第二半导体层;在所述第二半导体层上设置的第一导电型的第三半导体层;从所述第三半导体层表面贯通该第三半导体层达到所述第二半导体层的沟槽;在通过所述沟槽分割所述第三半导体层得到的多个半导体区域中的至少一部分的半导体区域的表面层上有选择地形成的第二导电型的第四半导体层;在所述沟槽的内侧隔着绝缘膜设置的控制电极;在作为半导体装置而流过电流的活性区域的所述第三半导体层上隔着绝缘膜设置的、且电连接所述沟槽内的所述控制电极的流道;在所述第三半导体层及所述第四半导体层上隔着层间绝缘膜设置的第一主电极;和与所述第一半导体层电连接的第二主电极;所述第一主电极在通过所述沟槽分割所述第三半导体层得到的多个半导体区域中形成有所述第四半导体层的半导体区域,贯通所述层间绝缘膜而与所述第三半导体层和所述第四半导体层两方接触,另一方面,在通过所述沟槽分割所述第三半导体层得到的多个半导体区域中未形成第四半导体层的半导体区域上,经在所述沟槽的终端部附近和所述流道附近分别设置的、贯通所述层间绝缘膜的接触孔仅与第三半导体层接触。
地址 日本东京都