发明名称 半导体器件的制造方法
摘要 本申请公开了一种半导体器件的制造方法。在该半导体器件中,当半导体芯片并列地排列时,多个半导体芯片的每一个的电路形成面可以容易地置于齐平的平面上,由此简化了形成重排布线的工艺。半导体芯片借助粘结剂层以两维布局安装在基板上。树脂层形成在基板上并位于半导体元件周围,树脂层的厚度基本上与半导体元件的厚度相同。有机绝缘层形成在树脂层表面以及半导体元件的电路形成面上。重排布线层形成在有机绝缘层以及半导体芯片的电极上。外部连接端子通过重排布线层中的布线电连接到半导体元件的电路形成面。
申请公布号 CN100524706C 申请公布日期 2009.08.05
申请号 CN200710161946.6 申请日期 2003.05.30
申请人 富士通微电子株式会社 发明人 藤沢哲也;松木浩久;井川治;爱场喜孝;生云雅光;佐藤光孝
分类号 H01L23/28(2006.01)I;H01L23/29(2006.01)I;H01L23/31(2006.01)I;H01L21/56(2006.01)I 主分类号 H01L23/28(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 张 浩
主权项 1. 一种半导体器件的制造方法,特征在于包括以下步骤:在基板上形成半固化状态的树脂层,以便将半导体元件设置到该树脂层中,该树脂层由可半固化树脂制成;通过加热使半固化状态的所述树脂层流体化;通过在所述半导体元件和树脂层之间的间隙中填充流体化的树脂层,消除所述间隙;以及通过加热完全固化所述树脂层。
地址 日本东京