单次可编程存储单元的新结构与制造方法

摘要

本发明提供一种单次可编程(OTP)记忆胞。而此OTP记忆胞包含有第一与第二金属氧化物半导体(MOS)晶体管，第一金属氧化物半导体晶体管与第二金属氧化物半导体晶体管系以并联方式连接并由作为栅极的单一多晶硅带所控制，其中，所述的OTP记忆胞更包含一漂移区域，该漂移区域用于反向掺杂一轻微掺杂漏极(LDD)，并且环绕于第一MOS晶体管的漏极与源极，该第一MOS晶体管与并未接触漂移区域的第二MOS晶体管具有不同的临界电压。于本发明的较佳实施中，第一与第二MOS晶体管乃为N-MOS晶体管并设置于一共同P型井上，且第一MOS晶体管的漂移区域更包含有一P型漂移区域。

主权项

1. 一种单次可编程存储单元，其特征在于，包含：一第一金属氧化物半导体(MOS)晶体管与一第二金属氧化物半导体晶体管，以并联方式连接，并且每个所述的晶体管都包含设置在栅极的相对两侧的一源极与一漏极，其中该第一MOS晶体管与该第二MOS晶体管是彼此直接相邻设置于一共同掺杂井区域上的，从而共享一作为栅极的单一多晶硅带，并共享源极与掺杂区域来作为该第一MOS晶体管与第二MOS晶体管的源极与漏极；及所述的第一MOS晶体管更包含有一掺杂的漂移区域，被所述的共同掺杂井区域所围绕，且包围环绕该第一MOS晶体管的源极与漏极，使得该第一MOS晶体管产生不同于第二MOS晶体管的临界电压。