低输出偏斜双倍数据速率串行编码器

摘要

本发明提供一种双倍数据速率(DDR)串行编码器。在一个方面中，所述DDR串行编码器包含用于确保无假信号编码器输出的非无假信号多路复用器及数字逻辑。通过使用非无假信号多路复用器，所述编码器的大小及复杂性显著减小。在另一方面中，所述DDR串行编码器在最终寄存器级与编码器输出之间具有单个逻辑层，由此导致输出偏斜减少且链路速率增加。

主权项

1、一种串行编码器，其包括：多路复用器，其具有多个数据输入、多个选择输入及一输出；多个数据输入触发器，其耦合到所述多路复用器的所述数据输入；多个选择输入触发器，其耦合到所述多路复用器的所述选择输入；及同步化电路，其耦合到所述多路复用器的所述输出且提供所述串行编码器的输出，其中所述同步化电路实质上从所述多路复用器的所述输出中消除任何输出假信号。