发明名称 半导体器件及其制造方法
摘要 本发明提供一种半导体器件结构及其易于使用的制造方法,该方法能抑制晶片污染并形成半导体器件,在包括多种具有不同膜厚栅绝缘体膜的半导体器件中的膜厚可控性和均匀性方面性能优良。根据这种方法,多种具有不同电气膜厚的栅绝缘体膜的晶体管形成步骤包括:在同一硅衬底101上形成包括至少由第一高介电绝缘材料构成的第一绝缘膜104和由第二高介电绝缘材料构成的第二绝缘膜103的层结构的绝缘膜层;利用掩模107有选择地蚀刻并除去区域105部分上的上层绝缘膜103,并使用多氧化物处理同时降低泄漏电流。
申请公布号 CN100524761C 申请公布日期 2009.08.05
申请号 CN03813873.5 申请日期 2003.04.14
申请人 日本电气株式会社 发明人 渡部平司
分类号 H01L27/088(2006.01)I;H01L21/8234(2006.01)I;H01L21/316(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 中科专利商标代理有限责任公司 代理人 朱进桂
主权项 1. 一种包括多种晶体管的半导体器件,所述多种晶体管至少包括:具有第一栅绝缘体膜的第一晶体管,所述第一栅绝缘体膜包括由第一高介电绝缘材料构成的第一绝缘膜,并且具有第一电气薄膜厚度,和具有第二栅绝缘体膜的第二晶体管,所述第二栅绝缘体膜包括第一绝缘膜和由第一高介电绝缘材料不同的第二高介电绝缘材料构成的第二绝缘膜的层结构,并具有与第一电气薄膜厚度不同的第二电气薄膜厚度,第一和第二晶体管形成在同一硅衬底上,第一和第二高介电绝缘材料有彼此不同的密度。
地址 日本东京都