一种嵌入式系统芯片及数据读写处理方法

摘要

本发明适用于数据处理领域，提供了一种嵌入式系统芯片及数据读写处理方法，所述芯片包括一个牺牲高速缓存器，其使用系统中未使用的虚假地址，与总线交叉模块的一个主设备接口和一个从设备接口连接，用于存储主设备最近写出的数据，对满足其地址段的主设备的读写操作进行判定；以及判定单元，位于总线交叉模块与主设备接口的地址通道上，用于根据所述牺牲高速缓存器的地址段对主设备读写操作的地址进行预判定，将判定满足所述牺牲高速缓存器地址段的读写操作传送给所述牺牲高速缓存器，在所述牺牲高速缓存器判定主设备的读写操作满足判定时，将主设备读写操作的地址修改为虚假地址，传送给总线交叉模块，可以减少存储器接口访问的数据量。

主权项

1、一种嵌入式系统芯片，包括总线交叉模块和多个主设备，其特征在于，所述芯片还包括：一个牺牲高速缓存器，使用系统中未使用的虚假地址，与所述总线交叉模块的一个主设备接口和一个从设备接口连接，用于存储主设备最近写出的数据，对满足所述牺牲高速缓存器地址段的主设备的读写操作进行判定；以及判定单元，位于总线交叉模块与主设备之间的地址通道上，用于根据所述牺牲高速缓存器的地址段对主设备读写操作的地址进行预判定，将判定满足所述牺牲高速缓存器地址段的读写操作传送给所述牺牲高速缓存器，在所述牺牲高速缓存器判定主设备的读写操作满足判定时，将主设备读写操作的地址修改为虚假地址，传送给所述总线交叉模块，其中，当所述判定单元将所述虚假地址传送给所述总线交叉模块后，所述总线交叉模块利用所述虚假地址建立传输通道，通过所述传输通道在所述牺牲高速缓存器中完成所述读写操作。