低压低功耗、高密度相变存储器单元阵列的制备方法

摘要

本发明提供的低压低功耗、高密度相变存储器单元阵列的制备方法，其首先利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层，然后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在已形成的结构上制备纳米图形，并利用RIE将其干法刻蚀成纳米柱状结构，接着再利用CVD技术在纳米柱状结构上沉积一绝缘层，并利用化学机械抛光技术将其磨平至所述第二介质材料层，接着利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层，最后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列，如此可制备出100nm以下的高密度低功耗的纳米相变存储单元阵列。

主权项

1.一种低压低功耗、高密度相变存储器单元阵列的制备方法，其特征在于包括步骤：1)利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层以形成三层堆栈结构；2)利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在所述三层堆栈结构上制备纳米图形；3)利用RIE将所述纳米图形干法刻蚀至所述第一介质材料层表面以形成纳米柱状结构；4)利用CVD技术在所述纳米柱状结构上沉积一将所述相变材料层和胶包住的绝缘层；5)利用化学机械抛光技术将已具有绝缘层的结构表面磨平至所述第二介质材料层；6)利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层；7)利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在所述金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列。