发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后,研磨FZ晶片的背面。然后,用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面,从而形成N<sup>+</sup>第一缓冲层2以及N第二缓冲层12。然后,P<sup>+</sup>集电极层3以及集电电极9在经质子照射表面形成。从N<sup>+</sup>第一缓冲层2的净掺杂浓度被局部最大化的位置到P<sup>+</sup>集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。 |
申请公布号 |
CN101494223A |
申请公布日期 |
2009.07.29 |
申请号 |
CN200910009888.4 |
申请日期 |
2009.01.22 |
申请人 |
富士电机电子技术株式会社 |
发明人 |
根本道生;中泽治雄 |
分类号 |
H01L27/105(2006.01)I;H01L27/102(2006.01)I;H01L21/8249(2006.01)I;H01L21/268(2006.01)I |
主分类号 |
H01L27/105(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
张 鑫 |
主权项 |
1.一种半导体器件,包括:第一导电型的第一半导体层;所述第一导电型的第二半导体层,其浓度比所述第一半导体层高并且被设置成在所述第一半导体层的第一主表面侧上与所述第一半导体层接触;所述第一导电型的第三半导体层,其浓度比所述第二半导体层低并且被设置成与所述第二半导体层接触;第二导电型的第四半导体层,其浓度比所述第一半导体层高并且被设置成与所述第三半导体层接触;所述第二导电型的第五半导体层,其浓度比所述第一半导体层高并且被设置成在所述第一半导体层的第二主表面侧上与所述第一半导体层接触;选择性地设置在所述第五半导体层的表面上的所述第一导电型的第六半导体层;MOS栅极结构,其包括与所述第五半导体层的置于所述第一半导体层与所述第六半导体层之间的一部分接触的栅极绝缘膜、以及与所述栅极绝缘膜接触的栅电极;与所述第五半导体层的至少一部分接触的第一电极;以及与所述第四半导体层的至少一部分接触的第二电极;其中从所述第二半导体层的净掺杂浓度被局部最大化的位置到所述第三半导体层与所述第四半导体层之间界面的距离在大于等于5且小于等于30的范围内。 |
地址 |
日本东京 |